```
综合就是用最小的面积满足时序要求
```
DRC design rule check
cell的延时和负载和转换时间有关系（capacity）
综合阶段不需要考虑保持时间，保持时间叫min delay
max delay 等价于setup time
