介质独立接口(MII)用于理解 MAC 控制器和 PHY 芯片，提供数据传输路径。 RMII 接口是 MII 接口的简化版本， MII 需要 16 根通信线， RMII 只需 7 根通信，在功能上是相同的。图 3‑4为 MII 接口连接示意图， 图 3‑5为 RMII 接口连接示意图。   * TX\_CLK：数据发送时钟线。标称速率为 10Mbit/s 时为 2.5MHz；速率为 100Mbit/s 时为 25MHz。 RMII 接口没有该线。 * RX\_CLK：数据接收时钟线。标称速率为 10Mbit/s 时为 2.5MHz；速率为 100Mbit/s 时为 25MHz。 RMII 接口没有该线。 * TX\_EN：数据发送使能。在整个数据发送过程保存有效电平。 * TXD\[3:0\]或 TXD\[1:0\]：数据发送数据线。对于 MII 有 4 位， RMII 只有 2 位。只有在TX\_EN 处于有效电平数据线才有效。 * CRS：载波侦听信号，由 PHY 芯片负责驱动，当发送或接收介质处于非空闲状态时使能该信号。在全双工模式该信号线无效。 * COL：冲突检测信号，由 PHY 芯片负责驱动，检测到介质上存在冲突后该线被使能，并且保持至冲突解除。在全双工模式该信号线无效。 * RXD\[3:0\]或 RXD\[1:0\]：数据接收数据线，由 PHY 芯片负责驱动。对于 MII 有 4 位，RMII 只有 2 位。在 MII 模式，当 RX\_DV 禁止、 RX\_ER 使能时，特定的 RXD\[3:0\]值用于传输来自 PHY 的特定信息。 * RX\_DV：接收数据有效信号，功能类似 TX\_EN，只不过用于数据接收，由 PHY 芯片负责驱动。对于 RMII 接口，是把 CRS 和 RX\_DV 整合成 CRS\_DV 信号线，当介质处于不同状态时会自切换该信号状态。 * RX\_ER：接收错误信号线，由 PHY 驱动，向 MAC 控制器报告在帧某处检测到错误。 * REF\_CLK：仅用于 RMII 接口，由外部时钟源提供 50MHz 参考时钟。因为要达到 100Mbit/s 传输速度， MII 和 RMII 数据线数量不同，使用 MII 和 RMII 在时钟线的设计是完全不同的。对于 MII 接口，一般是外部为 PHY 提供 25MHz 时钟源，再由 PHY 提供 TX\_CLK 和 RX\_CLK 时钟。对于 RMII 接口，一般需要外部直接提供 50MHz时钟源，同时接入 MAC 和 PHY。 开发板板载的 PHY 芯片型号为 LAN8720A，该芯片只支持 RMII 接口，电路设计时参考图 3‑6。  注：其中， PPS\_OUT 是 IEEE 1588 定义的一个时钟同步机制。