(1) Cells ：器件中的基本结构单元( 例如，查找表、寄存器、IO 单元、PLL 、存储器块等) 。 (2) Pins：Cell 的输入输出端口。注意：这里的Pins 不包括器件的输入输出引脚。 (3) Nets：同一个Cell 中，从输入pin 到输出pin 经过的逻辑。注意，网表中连接两个相邻Cell 的连线不被看作Net，而被看作同一个点，等价于Cell 的pin 。虽然连接两个相邻Cell 的连线不被看作Net，但这个连线还是有其物理意义的，即等价于FPGA 器件中的一段布线逻辑，会引入一定的延迟。 (4) Ports ：顶层逻辑的输入输出端口。对应已经分配的器件引脚