非门实现的是逻辑功能为 out = -in, 即将输入信号做一个反向,故也称为反相器。其门级示意图如下:
![](https://img.kancloud.cn/ee/a1/eea14cd3a7eb2d55fc8d39fdf76dd7ba_323x113.png)
Verilog描述如下(“//”后面的语句为注释语句):
```
wire in; //wire 为线信号关键字
wire out;
assign out = ~in; //assign 为赋值语句,~表示反向;
```
![](https://img.kancloud.cn/aa/3f/aa3f58e4a6970272f13222d8345c0a81_760x220.png)
相应的CMOS结构如下:由一个PMOS和NMOS组成,PMOS做上拉,与VDD相连;NMOS做下拉,与GND相连。
![](https://img.kancloud.cn/02/4c/024c005144929d07049028473fa96544_648x408.png)
简单分析一下我们要实现的功能,无非就是当 in 为 0 (低电平)时,out输出为1(高电平),即out跟电源VDD相连;当 in 为 1(高电平)时,out输出为0(低电平),即out要跟GND(地)相连。故上面的非门CMOS电路的等效电路如下:当in 为0时开关k1闭合,k2打开,即out与VDD相连,输出为1;当in 为1时开关k1打开,k2闭合,即out与GND相连,输出为0。
![](https://img.kancloud.cn/03/25/0325b7cb1639055af0f87b8e88cb9022_319x416.png)
故PMOS相当于一个开关,如下当G端为低电平时,D端与S端才连通;
![](https://img.kancloud.cn/55/fd/55fd7feda62f06a24340e74c2e00277b_217x229.png)
故NMOS相当于一个开关,如下当G端为高电平时,D端与S端才连通;
![](https://img.kancloud.cn/56/25/5625da87b0f8fb1553c497580abff5ee_223x181.png)
拓展:现在常见的数字集成电路其底层的基本逻辑电路都是由CMOS结构构成。上拉逻辑部分由PMOS组成,下拉逻辑部分由NMOS组成。反相器就是一个最基本的CMOS逻辑电路,上拉部分只有一个PMOS,下拉部分只有一个NMOS。后面还会讲到其它逻辑门电路,到时候大家对CMOS逻辑的了解就更深入了。
![](https://img.kancloud.cn/4a/70/4a70620475f0a88050c9cdeb32b123ca_416x616.png)
- 空白目录
- 流水线
- 流水线性能测评
- 计算机性能测评
- 流水线设计
- 购物车状态机
- 序列检测器
- 序列检测10010
- 序列检测10010带图
- 反相器
- 计数器
- 分频电路
- 偶数分频
- 奇数分频
- 小数分频
- 同步复位异步释放all
- 对的-异步复位同步释放原理
- 同步复位异步释放
- 异步复位为什么要同步释放 ?
- FPGA-异步复位同步释放 通俗解释
- 同步复位
- 状态机
- 状态机的分类
- 状态机5个要素
- FIFO
- 异步fifo中同步为什么要用两级触发器
- 亚稳态
- 亚稳态的产生机理、消除办法 (可以理解为什么打拍)
- 面向对象思想
- 为什么D触发器有setup time和hold time的要求
- Tsu,Tco,Th,Tpd的概念
- verilog
- 自启动
- 毛刺
- 冯诺依曼