## 1.什么是Corner？ 芯片制造是一个物理过程，存在着工艺偏差（包括掺杂浓度、扩散深度、刻蚀程度等），导致不同批次之间，同一批次不同晶圆之间，同一晶圆不同芯片之间情况都是不相同的。在一片wafer上，不可能每点的载流子平均漂移速度都是一样的，随着电压、温度不同，它们的特性也会不同，把他们分类就有了PVT（Process，Voltage，Temperature），而Process又分为不同的corner： TT：Typical N Typical P FF：Fast N Fast P SS：Slow N Slow P FS：Fast N Slow P SF：Slow N Fast P  第一个字母代表NMOS，第二个字母代表PMOS，都是针对不同浓度的N型和P型掺杂来说的。NMOS和PMOS在工艺上是独立做出来的，彼此之间不会影响，但是对于电路，NMOS和PMOS是同时工作的，会出现NMOS快的同时PMOS也快，或者慢，所以会出现FF、SS、FS、SF四种情况。通过Process注入的调整，模拟器件速度快慢，同时根据偏差大小设定不同等级的FF和SS。正常情况下大部分是TT，而以上5种corner在+/-3sigma可以覆盖约99.73%的范围，这种随机性的发生符合正态分布。 ## 2.Corner wafer的意义 工程片流片的时候，FAB会pirun关键层次调整inline variation，有的还会下backup wafer以保证出货的wafer器件on target，即在TT corner附近。如果单纯是为了做一些样品出来，只进行工程片流片，那可以不验证corner，但如果为了后续量产准备，是必须要考虑corner的。由于工艺在制作过程中会有偏差，而corner是对产线正常波动的预估，FAB也会对量产芯片的corner验证有所要求。所以在设计阶段就要满足corner，在各种corner和极限温度条件下对电路进行仿真，使其在各种corner上都能正常工作，才能使最终生产出的芯片良率高。 ## 3.Corner Split Table策略 对于产品来讲，一般corner做到spec上，正常情况下spec有6个sigma，如FF2（或2FF）表示往快的方向偏2个Sigma，SS3（或3SS）表示往慢的方向偏3个Sigma。Sigma主要表征了Vt的波动，波动大sigma就大，这里3个sigma就是在工艺器件的spec线上，可以允许超出一点点，因为线上波动不可能正正好好做到spec上。 以55nm逻辑工艺工程片为例，拟定的corner split table如图： 1.#1 & #2 两片pilot wafer，一片盲封，一片测CP 2.#3 & #4 两片hold在Contact，为后道改版预留工程wafer，可以节省ECO流片时间 3.#5～#12 八片hold在Poly，等pilot的结果看是否需要调整器件速度，并验证corner 4.除了留有足够的芯片用于测试验证，Metal Fix，还应根据项目需求，预留尽可能多的wafer作为量产出货  ## 4.确认Corner结果 首先，大部分都应该落于四个corner决定的window范围内，如果出现大的偏差，那可能是工艺shift。如果各个corner的良率都没影响符合预期，那说明工艺窗口充分。如果有个别条件良率低，那就需要调整工艺窗口。 Corner wafer的目的是验证设计余量，考察良率是否有损失。大体上，超出这个corner约束性能范围内的芯片报废。Corner验证对标的是WAT测试结果，一般由FAB主导，但是corner wafer的费用是由设计公司承担的。一般成熟稳定的工艺，同一片wafer上的芯片，同一批次的wafer甚至不同批次的wafer参数都是很接近的，偏差的范围相对不会很大。 一般是第一个字母代表nmos，第二个字母代表pmos 工艺角（Process Corner）PVT(Precess Voltage Temperature)工艺误差 与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，MOSFETs参数变化很大。为了在一定程度上减轻电路设计任务的困难，工艺工程师们要保证器件的性能在某个范围内，大体上，他们以报废超出这个性能范围的芯片的措施来严格控制预期的参数变化。 detail 通常提供给设计师的性能范围只适用于数字电路并以“工艺角”（Process Corner）的形式给出。如图，其思想是：把NMOS和PMOS晶体管的速度波动范围限制在由四个角所确定的矩形内。这四个角分别是：快NFET和快 PFET，慢NFET和慢PFET，快NFET和慢PFET，慢NFET和快PFET。例如，具有较薄的栅氧、较低阈值电压的晶体管，就落在快角附近。 从晶片中提取与每一个角相对应的器件模型时，片上NMOS和PMOS的测试结构显示出不同的门延时，而这些角的实际选取是为了得到可接受的成品率。 各种工艺角和极限温度条件下对电路进行仿真是决定成品率的基础。 所以我们所说的ss、tt、ff分别指的是左下角的corner，中心、右上角的corner。 工艺极限 (Process Corner) 如果采用5-corner model会有TT,FF,SS,FS,SF 5个corners。如TT指NFET-Typical corner & PFET-Typical corner。其中, Typical指晶体管驱动电流是一个平均值，FAST指驱动电流是其最大值，而SLOW指驱动电流是其最小值（此电流为Ids电流）这是从测量角度解释，也有理解为载流子迁移率(Carrier mobility)的快慢. 载流子迁移率是指在载流子在单位电场作用下的平均漂移速度。至于造成迁移率快慢的因素还需要进一步查找资料。单一器件所测的结果是呈正态分布的，均值在 TT，最小最大限制值为SS与FF。从星空图看NFET，PFET所测结果,这5种覆盖大约+-3 sigma即约99.73% 的范围。对于工艺偏差的情况有很多，比如掺杂浓度，制造时的温度控制，刻蚀程度等，所以造成同一个晶圆上不同区域的情况不同，以及不同晶圆之间不同情况的发生。这种随机性的发生，只有通过统计学的方法才能评估覆盖范围的合理性。 PVT (process, voltage, temperature) 设计除了要满足上述5个corner外，还需要满足电压与温度等条件, 形成的组合称为PVT (process, voltage, temperature) 条件。电压如：1.0v+10% ,1.0v ,1.0v-10% ; 温度如：-40C, 0C 25C, 125C。设计时设计师还常考虑找到最好最坏情况. 时序分析中将最好的条件(Best Case)定义为速度最快的情况, 而最坏的条件(Worst Case)则相反。最好最坏的定义因不同类型设计而有所不同。最坏的延迟也不都出现在SS\[19\] 。至于延迟随PVT发生怎样的变化，还需要进一步查找资料。 根据不同的仿真需要，会有不同的PVT组合。以下列举几种标准STA分析条件\[16\]： WCS (Worst Case Slow) : slow process, high temperature, lowest voltage TYP (typical) : typical process, nominal temperature, nominal voltage BCF (Best Case Fast ) : fast process, lowest temperature, high voltage WCL (Worst Case @ Cold) : slow process, lowest temperature, lowest voltage 在进行功耗分析时，可能是另些组合如： ML (Maximal Leakage ) : fast process, high temperature, high voltage TL (typical Leakage ) : typical process, high temperature, nominal voltage 除此之外，另一个组合条件称为 Scenarios: Scenarios = Interconnect + operation mode + PVT 噪声(noise)与串扰(crosstalk) 似乎需要另外考虑。   1\. 内连线情况(interconnect corner)    制造对互连线造成的影响，如：R\_typical C\_typical, R\_max C\_max, R\_max C\_min, R\_min C\_min   2\. 工作模式 (Operation Mode)    如：function mode, scan mode, sleep mode, standby mode, active mode PVT 对多种scenarios 的综合分析，称之为 MMMC (Multi-Mode Multi-Corner) Analysis。 OCV (On-chip Variations) 由于偏差的存在，不同晶圆之间，同一晶圆不同芯片之间，同一芯片不同区域之间情况都是不相同的。造成不同的因素有很多种，这些因素造成的不同主要体现： 1，IR Drop造成局部不同的供电的差异； 2，晶体管阈值电压的差异； 3，晶体管沟道长度的差异； 4，局部热点形成的温度系数的差异； 5，互连线不同引起的电阻电容的差异。 OCV可以描述PVT在单个芯片所造成的影响。更多的时候, 用来考虑长距离走线对时钟路径的影响。在时序分析时引入derate参数模拟OCV效应，其通过改变时延迟的早晚来影响设计。 三种STA(Static Timing Analysis)分析方法\[13\]： 1，单一模式, 用同一条件分析setup/hold ; 2，WC\_BC模式, 用worst case计算setup，用best case计算hold； 3，OCV模式, 计算setup 用计算worst case数据路径，用best case计算时钟路径；计算hold 用best case计算数据路径，用worst case计算时钟路径； 以上三种方法，在逐步的改进，但显然越来越悲观。比如第三种分析方法，计算setup 时让数据慢一点到，而时钟快一点到，以压缩setup时间。到了计算hold时，又变成了压缩hold时间，这样情况显然是不实际的。derate具体做法是在长路径应用late参数，短路径应用early参数, 就是将原本希望走快的变慢，希望走慢的变快。 除derate外，还有一个常用的参数uncertainty。它定义时钟沿的不确定性，或早或晚，同样压缩了setup / hold时间。 锁存器与触发器 锁存器与触发器是静态时序分析中涉及最主要的类型. Latch是异步单元，即输出在输入改变之后改变。而FLIP-FLOP是同步单元，即随时钟信号改变而改变。LATCH与FLIP-FLOP最大差别是Latch 没有时钟端，可以理解为有一个使能端，所以是电平敏感\[8\]。Flip-Flop preset表示在输出产生一个逻辑1, clear表示在输出产生一个逻辑0。 Setup/hold 是分析数据与时钟之间的关系。用时钟沿来采集数据，如果定义用时钟上升沿触发，即用上升沿将数据分割成两部分，前部分为准备时间 setup，后部分为保持时间 hold。说明数据在上升沿来临之前必须准备好，在采集时必须保持一段时间。理解时\[removal/recovery\]，类似为用preset/clear采集时钟数据，用preset/clear将时钟分为两部分，前部分为迁移时间，后部分为复原时间。 统计静态时序分析 SSTA (Statistical Static timing analysis) 全局工艺差异(global\_process\_variations) 也称为片间器件差异(inter-die device variations ), 描述同一器件不同芯片间的差异。同一芯片的器件应用同一参数，器件的不同参数是相互独立的，而且每个参数都是呈统计分布的。 局部工艺差异(local\_process\_variations) 也称为片内器件差异 (intra-die device variations), 描述同一器件在同一芯片不同区域的差异。每个差异也是呈统计分布的。 也就是说对于某一个全局参数，应该细化成多个局部参数，每个局部参数都是呈统计分布的。如果提供的库是基于局部参数差异统计建立起来的，在进行基于OCV模型的静态时序分析时，就无需OCV参数的设定。 对于互连线差异也是一样的. 决定同一段线的因素有很多种，比如线宽，厚度，介电系数，刻蚀等，但同一因素不同区域是不相同的，各个因素之间也是相互独立的。这些差异同样需要进行统计学概括。 好比中医与西医，西医就是同一种病吃同一种药，而中医则认为同一种病分不同种情况，不同的人也应不同对待。至少感觉上是这样的。 基于这样的观点，同一时序路径可能存在不同种情况的组合，而且每种情况的参数都是呈统计学分布，组合的计算将不是单纯的相加差，而是需要相关性分析与统计学计算。统计方法的引入，改变了传统静态时序分析悲观但不实际的做法。 corner的差别不仅仅体现在vth上，这只是其中比较重要的一个，只要是跟实际制造过程相关的参数，都会有变化，比如栅氧厚度，扩散浓度等；绝大部分参数基本都服从正态分布，tt corner当然就是出现最多的了，如果以此为基准，那么比tt情况更快的就是fast corner，比tt情况更慢的就是slow corner 比较关注两个参数，vth和ids，如果要使你的电路风险最小，电路要有足够的裕度，所有的PVT（process、voltage、temperature）组合仿真都通过，process是5个 tt ss ff fnsp snfp ，一般情况下最差的情况就是ss 、最高温度、最低电压，如果这种情况能够仿真通过，那么这个电路就基本没问题了。 若从工艺角度将,在只调节 WELL IMP process 的情况下，SS 的VTH 要高一些，器件翻转会慢，IDS 偏小，但是漏电会小，FF 为VTH 偏低，器件翻转会快，但是漏电会大，IDS 也会偏大，电路驱动能力相对来说较强。做SS 和FF 主要是在看当前设计的window 大小和所在的方位。验证设计流油的窗口是否合理，设计和制造耦合的是否合理。 TSMC的工艺条件下，工艺角45个，电压3个，电流3个，温度3个，共1215个角，每个角作global的mc后仿真一千个点，如果3sigma值都在设计要求范围内，那么可以保证你的良率在99.73%。 45个工艺角指的是MOS管5个，电阻3个，电容3个。假如电源电压是1.2V，那电压3个的意思是不是1.1V，1.2V,1.3V【一般正负20%】。电流3个指的是【电压和电流的波动参照前级电路】 备注： experience 1、MOS管的快慢分别指阈值电压的高低，快速对应阈值低，慢速对应阈值高。GBW=GM/CC ，其它条件相同情况下，vth越低，gm值越高，因此GBW越大，速度越快。【具体情况具体分析】 2、电阻的快慢。fast对应的是方块电阻小，slow对应的是方块电阻大。 3、电容的快慢。fast对应的是电容最小，slow对应的是容值最大。