https://baijiahao.baidu.com/s?id=1704133260569135703&wfr=spider&for=pc
芯片行业中所说的IP,一般也称为IP核。IP核是指芯片中具有独立功能的电路模块的成熟设计。该电路模块设计可以应用在包含该电路模块的其他芯片设计项目中,从而减少设计工作量,缩短设计周期,提高芯片设计的成功率。该电路模块的成熟设计凝聚着设计者的智慧,体现了设计者的知识产权,因此,芯片行业就用IP核(Intellectual Property Core)来表示这种电路模块的成熟设计。IP核也可以理解为芯片设计的中间构件。
一般说来,一个复杂的芯片是由芯片设计者自主设计的电路部分和多个外购的IP核连接构成的。如图2所示,要设计这样结构的一款芯片,设计公司可以外购芯片中所有的IP核(不同颜色模块),仅设计芯片中自己有创意的、自主设计的部分(用绿色表示),并把各部分连接起来。
![](https://img.kancloud.cn/3e/35/3e3548fd5baeadf77ccdb5dfc2c52f9d_640x301.png)
芯片设计过程就像图3的系统电路板开发过程一样,是用已有的、成熟的IP核(或者芯片)进行布局、摆放和信号连接的过程,这种过程可以称为对IP核(或者芯片)的复用。不同的是,系统电路板上除了芯片和连接线之外,系统开发者很少自主开发自己的芯片。而在芯片设计过程中,芯片上除了采用外购的IP核之外,一般说来,芯片设计者还要设计一部分自己的电路,并完成各部分之间的信号连线,最后还要对整个芯片的功能、性能进行制造前的反复检查和验证。
![](https://img.kancloud.cn/09/2f/092f83e072e5fbe2478724eb8494d34c_640x351.png)
IP核被其他芯片设计公司采用,行业内称为IP复用。专门设计相对独立电路功能模块,目的是推广给其他芯片设计公司进行复用,这种设计工作称为IP开发。专门从事IP开发的公司称为IP厂商,或者IP提供商。IP厂商把IP销售给芯片设计公司是一种IP交易行为。
随着现代信息社会对芯片要求提升,芯片的规模呈指数性增加,复杂性急剧增大。中小型芯片公司要独立完成一款复杂芯片设计几乎变得不太可能。特别是20世纪80年代末,芯片行业出现了晶圆代工(Foundry)商业模式,大批的中小微芯片设计公司(Fabless)应运而生。这个时期,芯片设计行业急需解决小芯片公司无法设计大芯片的难题。
IP的作用主要有四个方面,一是使芯片设计化繁为简,缩短芯片设计周期,提高复杂芯片设计的成功率。二是IP开发和IP复用技术使小公司设计大芯片成为可能;三是使系统整机企业可以设计自己的芯片,提升自主创新能力和整机系统的自主知识产权含量;四是使芯片设计行业摆脱传统IDM模式,成为产业链上独立的行业,促进了芯片设计业迅猛发展。
IP核有行为(Behavior)级、结构(Structure)级和物理(Physical)级三个层次的分类,对应着三个种类型的IP核,它们是由硬件描述语言设计的软核(Soft IP Core)、完成结构描述的固核(Firm IP Core)和基于物理描述并经过工艺验证的硬核(Hard IP Core)。
1.IP软核:它是用硬件描述语言(HDL)设计的独立功能的电路模块。从芯片设计程度来看,它只经过了RTL级设计优化和功能验证,通常是以HDL文本形式提交给用户。所以它不包含任何物理实现信息,因此,IP软核与制造工艺无关。
用户购买了IP软核后,可以综合出正确的门电路级设计网表,并可以进行后续的结构设计,具有很大的灵活性。借助于EDA综合工具,用户可以很容易与其它IP软核,以及自主设计的电路部分合成一体,并根据各种不同半导体工艺,设计成具有不同性能的芯片。
2.IP固核:它的设计程度介于IP软核和IP硬核之间,它除了完成IP软核所有的设计外,还完成了门级电路综合和时序仿真等设计环节。一般地,它以门级电路网表的形式提供给用户。
3.IP硬核:它提供了电路设计最后阶段掩模级的电路模块。它以最终完成的布局布线网表形式提供给用户。IP硬核既具有结果的可预见性,也可以针对特定工艺或特定IP提供商进行功耗和尺寸的优化。
芯片设计过程包括了行为级、结构级和物理级三个阶段。行为级和结构级设计阶段的工作一般称为前端设计,物理级设计阶段的工作一般称为后端设计
芯片行业中所说的IP,也称为IP核。IP核是指芯片中具有独立功能的电路模块的成熟设计。在电路模块设计的三个不同阶段,可以得到的不同类型的IP核,分别称为IP软核、IP固核和IP硬核。由软化到固化,再到硬化,IP核的可配置性和灵活性变小,但完善性提高,复用风险性降低。芯片设计公司购买IP厂商的IP核,通过IP复用可以快速设计出功能复杂的芯片,可以节约设计时间,提高芯片设计成功率。IP开发和IP复用技术大大促进了芯片设计业的快速发展。
- 电子元器件
- 电阻
- 电容器
- 电感
- 保险丝
- 二极管
- 三极管
- 接插件
- 蜂鸣器
- MOS
- 集成电器基础知识
- 接地的基础知识
- STA
- Skew
- setup和hold
- 问题
- timing path
- Latency
- 跨时钟域的代码检查(spyglass)
- 时间换算
- 名词解释
- 寄存器
- 触发器
- ECO
- 通用芯片和嵌入式芯片有什么区别
- Signoff
- SOC
- VLSI
- NPU
- DDR
- ISP
- Fan-in 和 Fan-out
- 逻辑阈值
- Floorplan
- 寄存器传输的设计(RTL)
- 集成电路设计方法
- Design Rules of Thumb
- Dealing with Resistance
- 芯片设计
- 什么是Scenario?
- 晶圆BUMP加工工艺和原理
- wafer、die、cell
- DFT
- 前端-QC
- CDC
- SDC
- MBIST
- RDC
- Lint
- overview
- PV
- PBA/GPA
- Corner
- PVT
- latency与delay区别
- Power
- LVT, RVT, HVT 的区别
- PPA
- RTL
- 芯片行业的IP是指什么?
- 晶振与晶体的区别
- PLL (锁相环(PhaseLockedLoop))
- 奇偶分频电路
- inverter
- glitch (电子脉冲)
- Power
- Clock Gating
- 低功耗设计
- UPF
- 低功耗单元库
- Power intent
- 亚稳态
- 芯片流程
- 芯片软件
- 亚稳态&MTBF&同步器&AFIFO
- glitch free的时钟切换技术
- max_transition
- MUX
- STA之RC Corner
- process corner 和 PVT
- ICC Scenario Definition
- 寄生电路?
- 晶振
- 信号完整性
- 什么是脉冲?什么是电平?
- 阈值电压
- bump
- IC设计常用文件及格式介绍
- 文件格式
- spef
- 后端
- phy芯片的作用
- MIPI简介
- 异步桥
- 芯片后仿之SDF
- 慕课-VLSI设计基础(数字集成电路设计基础)
- 概论
- MOS晶体管原理
- 设计与工艺接口
- 反相器和组合逻辑电路
- 问题trainning