本笔记是记录学习verilog，system verilog中的一些问题和经验，以及自己整理的工具脚本。 设计到intel和xilinx的zynq系列FPGA，以及一些很试用的小工具。 同时包含了一些比较复杂的fpga环境在linux上的搭建！linux的发行版使用的是deepin。 笔记中内容可能会有重复部分，应为编辑时间隔得久，记不清了，但是一般而言，实际内容应该是没有重复的，就算是讲的同一个东西，但是在自己学习的不同阶段，见解是不同的，使用的境界也不一样！