# 简介 使用FPGA多年了，很多模块我都希望在调试的时候可以通过串口实现交互，方便控制参数和查看一些值，尽管可以使用JTAG实现这些要求，但是我有一款FPGA是没有预留jita的。 此外，由于硬件实现串口，会受到系统时钟不一样的影响，使得我们使用串口时没有一个通用的模块，在这里得到了解决。 # 主要特性 * 通用串口模块，波特率可更改 * 简单易用 * 配有支持LLCOM串口助手的lua脚本示例 * 支持Linux环境下或者cygwin环境下指令操作串口，源码工程存在 # PC-->FPGA指令设计 | 指令头\[一个字节\] | 指令编号\[一个字节\] | 指令数据段\[4个字节\] | 指令尾\[一个字节\] | | :-: | :-: | :-: | :-: | | 0xAA | 0-255 | \-- | 0x55 | # lua脚本示例  # cpp控制示例  # 源文件地址 [项目文件地址](https://gitee.com/yuan_hp/verilog-demo/tree/master/%E7%AE%80%E5%8D%95%E9%A1%B9%E7%9B%AE/%E4%B8%B2%E5%8F%A3%E8%B0%83%E8%AF%95FPGA%E6%A8%A1%E6%9D%BF)