**异步电路的逻辑核心是用组合逻辑电路实现**，比如异步的FIFO/RAM读写信号，地址译码等电路。电路的主要信号、输出信号等并不依赖于任何一个时钟性信号，不是由时钟信号驱动FF产生的。异步时序电路的最大缺点是**容易产生毛刺**，在布局布线后仿真和用逻辑分析仪观测实际信号时，这种毛刺尤其明显。</br> 同步时序电路的核心逻辑用各种各样的触发器实现，电路的主要信号、输出信号都是由某个时钟沿驱动触发器产生出来的。**同步时序电路可以很好的避免毛刺**，布局布线后仿真，和用逻辑分析仪采样实际工作信号都没有毛刺。